Часть кристалла освобождается для включения дополнительных компонентов. Степень интеграции ниже, чем в предыдущем архитектурном варианте, поэтому при высоком быстродействии допускается более низкая тактовая частота. Команда меньше загромождает ОЗУ, CPU дешевле. Программной совместимостью указанные архитектуры не обладают. Отладка программ на RISC более сложна. Данная технология может быть реализована программно-совместимым с технологией CISC (например, суперскалярная технология).
Поскольку RISC-инструкции просты, для их выполнения нужно меньше логических элементов, что в конечном итоге снижает стоимость процессора. Но большая часть программного обеспечения сегодня написана и откомпилирована специально для CISC-процессоров фирмы Intel. Для использования архитектуры RISC нынешние программы должны быть перекомпилированы, а иногда и переписаны заново.
Типы операндов и иерархия памяти.
Имеется два альтернативных метода определения типа операнда. В первом из них тип операнда может задаваться кодом операции в команде. Это наиболее употребительный способ задания типа операнда. Второй метод предполагает указание типа операнда с помощью тега, который хранится вместе с данными и интерпретируется аппаратурой во время выполнения операций над данными. Этот метод использовался, например, в машинах фирмы Burroughs, но в настоящее время он практически не применяется и все современные процессоры пользуются первым методом.
Обычно тип операнда (например, целый, вещественный с одинарной точностью или символ) определяет и его размер. Однако часто процессоры работают с целыми числами длиною 8, 16, 32 или 64 бит. Как правило целые числа представляются в дополнительном коде. Для задания символов (1 байт = 8 бит) в машинах компании IBM используется код EBCDIC, но в машинах других производителей почти повсеместно применяется кодировка ASCII. Еще до сравнительно недавнего времени каждый производитель процессоров пользовался своим собственным представлением вещественных чисел (чисел с плавающей точкой). Однако за последние несколько лет ситуация изменилась. Большинство поставщиков процессоров в настоящее время для представления вещественных чисел с одинарной и двойной точностью придерживаются стандарта IEEE 754.
В некоторых процессорах используются двоично кодированные десятичные числа, которые представляются в в упакованном и неупакованном форматах. Упакованный формат предполагает, что для кодирования цифр 0-9 используются 4 разряда и что две десятичные цифры упаковываются в каждый байт. В неупакованном формате байт содержит одну десятичную цифру, которая обычно изображается в символьном коде ASCII.
В большинстве процессоров, кроме того, реализуются операции над цепочками (строками) бит, байт, слов и двойных слов.
Иерархическая структура памяти является традиционным решением проблемы хранения большого количества данных.
На самом вверху находятся регистры процессора. Доступ к регистрам осуществляется быстрее всего. Дальше идет кэш-память, объем которой сейчас составляет от 32 Кбайт до нескольких мегабайт. Затем следует основная память, которая в настоящее время может вмещать от 16 Мбайт до десятков гигабайтов. Далее идут магнитные диски и, наконец, накопители на магнитной ленте и оптические диски, которые используются для хранения архивной информации.
Кэш-память
Основная память
Магнитный диск
Магнитная память
Оптический диск
Рис 1 – Пятиуровневая организация памяти
По мере продвижения по структуре сверху вниз возрастают три параметра. Во-первых, увеличивается время доступа. Доступ к регистрам занимает несколько наносекунд, доступ к кэш-памяти — немного больше, доступ к основной памяти — несколько десятков наносекунд. Дальше идет большой разрыв: доступ к дискам занимает, по крайней мере 10 мк, а время доступа к магнитным лентам и оптическим дискам вообще может измеряться в секундах (поскольку эти накопители информации еще нужно взять и поместить в соответствующее устройство). Во-вторых, увеличивается объем памяти. Регистры могут содержать в лучшем случае 128 байтов, кэш-память — несколько мегабайтов, основная память — десятки тысяч мегабайтов, магнитные диски — от нескольких гигабайтов до нескольких десятков гигабайтов. Магнитные ленты и оптические диски хранятся автономно от компьютера, поэтому их объем ограничивается только финансовыми возможностями владельца. В-третьих, увеличивается количество битов, которое вы получаете за 1 доллар.
Стоимость объема основной памяти измеряется в долларах за мегабайт 1, объем магнитных дисков — в пенни за мегабайт, а объем магнитной ленты — в долларах за гигабайт или еще дешевле.
Многочисленные перекрывающиеся окна регистров.
В этом случае процедурам динамически выделяются небольшие группы регистров фиксированной длины, т.е. регистровые окна. Окна последовательно выполняемых процедур перекрываются, благодаря чему возможна передача параметров от одной процедуры к другой. При вызове процедуры процессор переключается на работу с другим регистровым окном. При этом не возникает необходимости в передаче содержимого регистров в память. Окно состоит из трех подгрупп регистров. Первая подгруппа содержит параметры, переданные данной процедуре от ее вызвавшей, и результаты для вызывающей процедуры при возврате в нее. Вторая подгруппа содержит локальные переменные процедуры. Третья является буфером для двустороннего обмена между данной и вызываемой следующей процедурой. При этом эта группа регистров передает следующей вызываемой процедуре параметры от данной, которая в свою очередь получает через этот буфер результаты от ее вызвавшей процедуры. Таким образом, одна и та же подгруппа для данной процедуры является регистрами временного хранения, а для следующей – регистрами параметров. Отдельное окно, доступное всем процедурам программы, является для ее глобальных переменных.
Наборы команд, ориентированные на регистровую архитектуру.
В набор команд RISC-архитектуры вошли только основные элементарные микрооперации, что позволило унифицировать формат команд вычислительного ядра, упростить конструкцию и снизить стоимость изготовления вычислительных ядер. Разработчиками было принято решение сравнять время выполнения всех машинных команд, что упростило расчет времени выполнения программ, а самое главное позволило реализоватьконвейерную обработку инструкций .
Конвейеризация и регистровая память. Микроархитектура процессора RISC II университета Беркли.
Конвейер — способ организации вычислений, используемый в современных процессорах и контроллерах с целью повышения их производительности (увеличения числа инструкций, выполняемых в единицу времени), технология, используемая при разработке компьютеров и других цифровых электронных устройств.
Идея заключается в разделении обработки компьютерной инструкции на последовательность независимых стадий с сохранением результатов в конце каждой стадии. Это позволяет управляющим цепям процессора получать инструкции со скоростью самой медленной стадии обработки, однако при этом намного быстрее, чем при выполнении эксклюзивной полной обработки каждой инструкции от начала до конца.
Простой пятиуровневый конвейер в RISC-процессорах
На иллюстрации справа показан простой пятиуровневый конвейер в RISC-процессорах. Здесь:
IF (англ. Instruction Fetch) — получение инструкции,
ID (англ. Instruction Decode) — раскодирование инструкции,
EX (англ. Execute) — выполнение,
MEM (англ. Memory access) — доступ к памяти,
WB (англ. Register write back) — запись в регистр.
Вертикальная ось — последовательные независимые инструкции, горизонтальная — время. Зелёная колонка описывает состояние процессора в один момент времени, в ней самая ранняя, верхняя инструкция уже находится в состоянии записи в регистр, а самая последняя, нижняя инструкция только в процессе чтения.
Регистровая память (англ. Registered Memory, RDIMM, иногда buffered memory) — вид компьютерной оперативной памяти, модули которой содержат регистр между микросхемами памяти и системным контроллером памяти. Наличие регистров уменьшает электрическую нагрузку на контроллер и позволяет устанавливать больше модулей памяти в одном канале. Регистровая память является более дорогой из-за меньшего объема производства и наличия дополнительных микросхем. Обычно используется в системах, требующих масштабируемости и отказоустойчивости в ущерб дешевизне (например в серверах). Хотя большая часть модулей памяти для серверов является регистровой и использует ECC, существуют как регистровые модули без ECC так и модули с ECC но без регистров (UDIMM ECC). Из-за использования регистров возникает дополнительная задержка при работе с памятью. Каждое чтение и запись буферизуются в регистре на один такт, прежде чем попадут с шины памяти в чип DRAM, поэтому регистровая память считается на один такт более медленной чем нерегистровая (UDIMM, unregistered DRAM). Для памяти SDRAM, эта задержка существенна только для первого цикла в серии запросов (burst).
Буферизации в регистровой памяти подвергаются только сигналы управления и выставления адреса.
Буферизованная память (Buffered memory) — более старый термин для обозначения регистровой памяти.
Некоторые новые системы используют полностью буферизованную память FB-DIMM, в которой производится буферизация не только управляющих линий, но и линий данных при помощи специального контроллера AMB, расположенного на каждом модуле памяти. Техника регистровой памяти может применяться к различным поколениям памяти, например: DDR DIMM, DDR2 DIMM, DDR3 DIMM
RISC II
В 1987 году компания Sun, которая к тому времени продавала рабочих станций на полмиллиарда долларов в год, решила разработать свой собственный процессор, основанный на новом революционном проекте калифорнийского университета в Беркли (RISC II). Этот процессор назывался SPARC (Scalable Processor ARCitecture — наращиваемая архитектура процессора). Он был использован при производстве рабочей станции Sun-4. Через некоторое время все рабочие станции компании Sun стали производиться на основе этого процессора. В отличие от многих других компьютерных компаний, Sun решила не заниматься производством процессоров SPARC. Вместо этого она предоставила патент наих изготовление нескольким предприятиям, надеясь, что конкуренция между ними повлечет за собой повышение качества продукции и снижение цен. Эти предприятия выпустили несколько разных микросхем, основанных на разных технологиях, работающих с разной скоростью и отличающихся друг от друга по стоимости. Микросхемы назывались MicroSPARC, HyperSPARK, SuperSPARK и TurboSPARK. Мало чем отличаясь друг от друга, все они были совместимы и могли выполнять одни и те же программы, которые не приходилось изменять. Компания Sun всегда хотела, чтобы разные предприятия поставляли для SPARK составные части и системы. Нужно было построить целую индустрию, только в этом случае можно было конкурировать с компанией Intel, лидирующей на рынке персональных компьютеров. Чтобы завоевать доверие компаний, которые были заинтересованы в производстве процессоров SPARC, но не хотели вкладывать средства в продукцию, которую будет подавлять Intel, компания Sun создала промышленный консорциум SPARC International для руководства развитием будущих версий архитектуры SPARC. Важно различать архитектуру SPARC, которая представляет собой набор команд, и собственно выполнение этих команд. В этой книге мы будем говорить и об общей архитектуре SPARC, и о процессоре, используемом в рабочей станции SPARC (предварительно обсудив процессоры в третьей и четвертой главах)
Первый SPARC был 32-битным и работал с частотой 36 МГц. Центральный
процессор назывался Ш (Integer Unit — процессор целочисленной арифметики) и был весьма посредственным. У него было только три основных формата команд и в общей сложности всего 55 команд. С появлением процессора с плавающей точкой добавилось еще 14 команд. Отметим, что компания Intel начала с 8- и 16-битных микросхем (модели 8088, 8086, 80286), а уже потом перешла на 32-битные (модель 80386), a Sun, в отличие от Intel, сразу начала с 32-битных. Грандиозный перелом в развитии SPARC произошел в 1995 году, когда была разработана 64-битная версия (версия 9) с адресами и регистрами по 64 бит. Первой рабочей станцией с такой архитектурой стал UltraSPARC I, вышедший в свет в 1995 году. Он был полностью совместим с 32-битными версиями SPARC, хотя сам был 64-битным. В то время как предыдущие машины работали с символьными и числовыми данными, UltraSPARC с самого начала был предназначен для работы с изображениями, аудио, видео и мультимедиа вообще. Среди нововведений, помимо 64-битной архитектуры, появились 23 новые команды, в том числе команды для упаковки и распаковки пикселов из 64-битных слов, масштабирования и вращения изображений, перемещения блоков, а также для компрессии и декомпрессии видео в реальном времени. Эти команды назывались VIS (Visual Instruction Set) и предназначались для поддержки мультимедиа. Они были аналогичны командам ММХ. UltraSPARC предназначался для web-серверов с десятками процессоров и физической памятью до 2 Тбайт (терабайт, 1Тбайт = 1012 байтов). Тем не менее некоторые версии UltraSPARC могут использоваться и в ноутбуках.За UltraSPARC I последовали UltraSPARC II и UltraSPARC III. Эти модели отличались друг от друга по скорости, и у каждой из них появлялись какие-то новые особенности. Когда мы будем говорить об архитектуре SPARC, мы будем иметь в виду 64-битную версию компьютера UltraSPARC II (версии 9).
Вопросы для самоконтроля:
RISC-архитектуры;
Типы операндов и иерархия памяти;
Конвейеризация и регистровая память.
Литература:
Дьяков М., Сяркин Л. DVD. 11.05.2003.—
http://w-rabbit.narod.ru/comp/dvd.htm.
Долгий Э. Правильный выбор //Экспресс-Электроника”. 2003. №11.—
http://www.citforum.ru/hardware/pc/true.shtml.
Тема 2. Микропроцессорные системы.(6 часа)
Цели и задачи: Познать основы микропроцессорных систем.
Учебные вопросы:
Взаимодействие центрального процессора с памятью МП-системы;
Магистрально-модульная структура микропроцессорных систем;
Подсистема ввода/вывода в системах с магистрально-модульным интерфейсом;
Режимы обмена данными с устройствами ввода/вывода;
Шины ввода/вывода ISA, EISA, PCI;
Микросистемы с гарвардской архитектурой.
Микропроцессорная система может рассматриваться как частный случай электронной системы, предназначенной для обработки входных сигналов и выдачи выходных сигналов. В качестве входных и выходных сигналов при этом могут использоваться аналоговые сигналы, одиночные цифровые сигналы, цифровые коды, последовательности цифровых кодов. Характерная особенность традиционной цифровой системы состоит в том, что алгоритмы обработки и хранения информации в ней жестко связаны со схемотехникой системы. То есть изменение этих алгоритмов возможно только путем изменения структуры системы, замены электронных узлов, входящих в систему, и/или связей между ними. Например, если нам нужна дополнительная операция суммирования, то необходимо добавить в структуру системы лишний сумматор. Или если нужна дополнительная функция хранения кода в течение одного такта, то мы должны добавить в структуру еще один регистр. Естественно, это практически невозможно сделать в процессе эксплуатации, обязательно нужен новый производственный цикл проектирования, изготовления, отладки всей системы. Именно поэтому традиционная цифровая система часто называется системой на "жесткой логике".
Рис. 1. Электронная система.
Любая система на "жесткой логике" обязательно представляет собой специализированную систему, настроенную исключительно на одну задачу или (реже) на несколько близких, заранее известных задач. Это имеет свои бесспорные преимущества. Во-первых, специализированная система (в отличие от универсальной) никогда не имеет аппаратурной избыточности, то есть каждый ее элемент обязательно работает в полную силу (конечно, если эта система грамотно спроектирована). Во-вторых, именно специализированная система может обеспечить максимально высокое быстродействие, так как скорость выполнения алгоритмов обработки информации определяется в ней только быстродействием отдельных логических элементов и выбранной схемой путей прохождения информации. А именно логические элементы всегда обладают максимальным на данный момент быстродействием. Но в то же время большим недостатком цифровой системы на "жесткой логике" является то, что для каждой новой задачи ее надо проектировать и изготавливать заново.
Путь преодоления этого недостатка довольно очевиден: надо построить такую систему, которая могла бы легко адаптироваться под любую задачу, перестраиваться с одного алгоритма работы на другой без изменения аппаратуры. И задавать тот или иной алгоритм мы тогда могли бы путем ввода в систему некой дополнительной управляющей информации, программы работы системы. Тогда система станет универсальной, или программируемой, не жесткой, а гибкой. Именно это и обеспечивает микропроцессорная система.
Рис. 2. Программируемая (она же универсальная) электронная система.
Но любая универсальность обязательно приводит к избыточности. Ведь решение максимально трудной задачи требует гораздо больше средств, чем решение максимально простой задачи. Поэтому сложность универсальной системы должна быть такой, чтобы обеспечивать решение самой трудной задачи, а при решении простой задачи система будет работать далеко не в полную силу, будет использовать не все свои ресурсы. И чем проще решаемая задача, тем больше избыточность, и тем менее оправданной становится универсальность. Избыточность ведет к увеличению стоимости системы, снижению ее надежности, увеличению потребляемой мощности и т.д. Кроме того, универсальность, как правило, приводит к существенному снижению быстродействия. Оптимизировать универсальную систему так, чтобы каждая новая задача решалась максимально быстро, попросту невозможно. Общее правило таково: чем больше универсальность, гибкость, тем меньше быстродействие. Более того, для универсальных систем не существует таких задач (пусть даже и самых простых), которые бы они решали с максимально возможным быстродействием. За все приходится платить.
Таким образом, можно сделать следующий вывод. Системы на "жесткой логике" хороши там, где решаемая задача не меняется длительное время, где требуется самое высокое быстродействие, где алгоритмы обработки информации предельно просты. А универсальные, программируемые системы хороши там, где часто меняются решаемые задачи, где высокое быстродействие не слишком важно, где алгоритмы обработки информации сложные. То есть любая система хороша на своем месте. Однако за последние десятилетия быстродействие универсальных (микропроцессорных) систем сильно выросло (на несколько порядков). К тому же большой объем выпуска микросхем для этих систем привел к резкому снижению их стоимости. В результате область применения систем на "жесткой логике" резко сузилась. Более того, высокими темпами развиваются сейчас программируемые системы, предназначенные для решения одной задачи или нескольких близких задач. Они удачно совмещают в себе как достоинства систем на "жесткой логике", так и программируемых систем, обеспечивая сочетание достаточно высокого быстродействия и необходимой гибкости. Так что вытеснение "жесткой логики" продолжается.
Взаимодействие центрального процессора с памятью МП-системы.
При использовании последовательного режима адрес и управляющие сигналы подаются на микросхему до поступления синхроимпульса. В момент поступления синхроимпульса вся входная информация запоминается во внутренних регистрах – по его переднему фронту, и начинается цикл чтения. Через некоторое время, но в пределах того же цикла, данные появляются на внешней шине, причем этот момент определяется только временем поступления синхронизирующего импульса и скоростью внутренних цепей микросхемы.
Конвейерный режим – это такой метод доступа к данным, при котором можно продолжать операцию чтения по предыдущему адресу в процессе запроса по следующему. В отличие от последовательного режима, где цикл чтения начинается только по окончании предыдущего, в конвейерном режиме процесс разбивается на два этапа. . Пока данные из предыдущего цикла чтения передаются на внешнюю шину, происходит запрос на следующую операцию чтения. Таким образом два цикла чтения перекрываются во времени.
Регистровый режим используется относительно редко и отличается наличием регистра на выходе микросхемы. Адрес и управляющие сигналы выдаются на шину до поступления синхронизирующего импульса. С поступлением положительного фронта синхроимпульса адрес записывается во внутренний регистр микросхемы, и начинается цикл чтения.По быстродействию регистровый режим идентичен последовательному.
В основе идеи лежит тот факт, что при доступе к ячейкам со смежными адресами причем к таким, где все запоминающие элементы расположены в одной строке матрицы, доступ ко второй и последующим ячейкам можно производить существенно быстрее. действительно, если адрес строки при очередном обращении остался прежним, то все временные затраты, связанные с повторным занесением адреса строки в регистр ИМС, дешифрацией и т.д. можно исключить. Для доступа к очередной ячейке достаточно подавать на ИМС лишь адрес нового столбца, сопровождая его сигналом CAS. Обращение к первой ячейке в последовательности происходит стандартным образом. Рассмотренный режим называется страничным.
Режим быстрого страничного доступа
Режим быстрого страничного доступа представляет собой модификацию стандартного страничного режима. Основное отличие заключается в способе занесения новой информации в регистр адреса столбца. Полный адрес (строки и столбца) передается только при первом обращении к строке.
Пакетный режим – режим, при котором на запрос по конкретному адресу память возвращает пакет данных, хранящихся не только по этому адресу, но и по нескольким последующим адресам.
Важным этапом в дальнейшем развитии технологии микросхем памяти стал режим DDR (Double Data Rate) – удвоенная скорость передачи данных. Сущность метода заключается в передаче данных по обоим фронтам импульса синхронизации, т.е. дважды за период, и пропускная способность увеличивается в два раза.
Магистрально-модульная структура микропроцессорных систем.
Магистрально-модульный принцип построения МПС показан на рис. 1. В МПС все связи между отдельными функциональными блоками осуществляются, как правило, шинами.
Под шиной подразумевается физическая группа передачи сигналов, обладающих функциональной общностью (по каждой линии передается один двоичный разряд информации).
Рис 1 – Магистрально модульный принцип
Физически шины реализуются в виде параллельных проводящих участков печатной платы или жгутов. Кроме шины данных (ШД), как правило, различают шину адреса (ША) и шину управления (ШУ). Передаваемые по ША адреса формируются в МП. Они необходимы для определения пути передачи данных внутри МПС, в том числе для выбора ячейки памяти, куда необходимо занести или откуда необходимо считать информацию. В определении такта передачи могут принимать участие и управляющие сигналы, подсоединяющие или, наоборот, блокирующие те или иные устройства МПС. В отличие от ША и ШУ шина данных является шиной двунаправленной. Данные по этой шине могут передаваться от микропроцессора к какому-нибудь устройству МПС либо пересылаться в МП от какого-то устройства, доступ к которому обеспечивают сигналы адресной
шины. Естественно, что в каждый момент времени данные могут передаваться лишь в одном направлении, определяемом режимом работы микропроцессора. К основным режимам работы следует отнести:
1) запись данных в память машины;
2) чтение данных из памяти машины;
3) пересылку данных в устройство ввода/вывода;
4) чтение данных с устройства ввода/вывода;
5) выполнение операций с содержимым внутренних регистров микропроцессора.
При реализации последнего режима внешние по отношению к МП шины МПС не используются, т. е. все действия происходят внутри МП. Реализация первых четырех режимов оказывает определяющее влияние на работу шины данных. Работа по реализации любой программы МПС, построенной по типу архитектуры с тремя шинами, состоит в выполнении следующих действий для каждой команды программы:
1. Микропроцессор формирует адрес, по которому хранится код
операции команды, переводя в соответствующее состояние шину адреса.
2. Код операции считывается из памяти по сформированному
адресу и пересылается в микропроцессор.
3. Микропроцессор дешифрирует (идентифицирует) команду.
4. Микропроцессор настраивается на выполнение одного из перечисленных выше пяти основных режимов, в соответствии с результатами дешифрирования считанного из памяти кода команды.
Перечисленные выше пять режимов являются основными, но не единственно возможными. Существуют и другие, но они будут рассмотрены при изучении конкретного микропроцессора.
Подсистема ввода/вывода в системах с магистрально-модульным интерфейсом.
Структура системы ввода-вывода
Режимы обмена данными с устройствами ввода/вывода.
В ЭВМ применяются три режима ввода/вывода: программно-управляемый ВВ (называемый также программным или нефорсированным ВВ), ВВ по прерываниям (форсированный ВВ) и прямой доступ к памяти. Первый из них характеризуется тем, что инициирование и управление ВВ осуществляется программой, выполняемой процессором, а внешние устройства играют сравнительно пассивную роль и сигнализируют только о своем состоянии, в частности, о готовности к операциям ввода/вывода. Во втором режиме ВВ инициируется не процессором, а внешним устройством, генерирующим специальный сигнал прерывания. Реагируя на этот сигнал готовности устройства к передаче данных, процессор передает управление подпрограмме обслуживания устройства, вызвавшего прерывание. Действия, выполняемые этой подпрограммой, определяются пользователем, а непосредственными операциями ВВ управляет процессор. Наконец, в режиме прямого доступа к памяти, который используется, когда пропускной способности процессора недостаточно, действия процессора приостанавливаются, он отключается от системной шины и не участвует в передачах данных между основной памятью и быстродействующим ВУ. Заметим, что во всех вышеуказанных случаях основные действия, выполняемые на системной магистрали ЭВМ, подчиняются двум основным принципам.
1. В процессе взаимодействия любых двух устройств ЭВМ одно из них обязательно выполняет активную, управляющую роль и является задатчиком, второе оказывается управляемым, исполнителем. Чаще всего задатчиком является процессор.
2. Другим важным принципом, заложенным в структуру интерфейса, является принцип квитирования (запроса - ответа): каждый управляющий сигнал, посланный задатчиком, подтверждается сигналом исполнителя. При отсутствии ответного сигнала исполнителя в течение заданного интервала времени формируется так называемый тайм-аут, задатчик фиксирует ошибку обмена и прекращает данную операцию.
|
