Разработка поведенческой модели и реализация в плис fpga устройства передачи данных в радиоканале




Скачать 248.51 Kb.
Название Разработка поведенческой модели и реализация в плис fpga устройства передачи данных в радиоканале
страница 1/3
Тип Реферат
rykovodstvo.ru > Руководство эксплуатация > Реферат
  1   2   3
БЕЛОРУССКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ

Выпускная работа по
«Основам информационных технологий»


Магистрант

кафедры УМФ

Зайцев Виктор Сергеевич

Руководители:

к.т.н., доцент, доцент кафедры УМФ Степанец Владимир Яковлевич,

доцент Кожич Павел Павлович

Минск – 2009 г.

Оглавление


Оглавление 3

Список обозначений ко всей выпускной работе 4

Реферат на тему «Разработка поведенческой модели и реализация в ПЛИС FPGA устройства передачи данных в радиоканале» 5

Введение 5

Глава 1 (теоретические основы) 5

Глава 2 (применение ИТ в проектировании микропроцессоров). 9

Заключение. 16

Список литературы к реферату 17

Предметный указатель к реферату 18

Интернет ресурсы в предметной области исследования 19

Действующий личный сайт в WWW 20

Граф научных интересов 21

Презентация магистерской диссертации 23

Список литературы к выпускной работе 25

Приложения 26

Приложение 1. Список вопросов для теста по ИТ. 26


Список обозначений ко всей выпускной работе


AFI –код принадлежности устройства

CRC – контрольная сумма

DSFID – уникальный номер формата передачи данных

EOF – конец фрейма

SOF – начало фрейма

LSB – младший значащий бит

MSB – старший значащий бит

UID – уникальный идентификационный номер пользователя

VCD – устройство чтения метки (ридер)

VICC – электронная метка

EEPROM – электрически программируемая ПЗУ

EAS -- байт разрешения получения команд

Реферат на тему «Разработка поведенческой модели и реализация в ПЛИС FPGA устройства передачи данных в радиоканале»

Введение


Рассматриваемый реферат посвящен применению информационных технологий в разработке цифровых устройств на примере устройства передачи данных в радиоканале.

В настоящее время технология развивается стремительно, каждый год появляется несколько новых микропроцессоров. Современный уровень развития микропроцессорной техники достиг такого уровня что, в течение 5 лет происходит смена двух-трех поколений микропроцессоров.

Поэтому общая цель, которую стремятся достичь все разработчики микропроцессоров, в общем-то, кристально ясна – получить процессор максимальной производительности с наименьшими затратами как в разработке, так и в производстве.

Проще всего создать процессор, оптимизированный под одну-единственную задачу. И при этом в рамках этой задачи можно достичь пика производительности для данной элементной базы. Их существенными особенностями являются простота управления, компактность аппаратурных средств, низкая стоимость и малая мощность потребления.

Одним из широко используемых направлений является проектирование с использованием VHDL-описания. Инженер конструктор разрабатывает описание, моделирует и тестирует его. Затем используя специализированное программное обеспечение и готовые топологические библиотеки, формируется топологический рисунок готового изделия на кристалле. После чего изделие готово к выпуску на производстве.

Целью данной работы является анализ общих тенденций развития микропроцессоров и разработка VHDL – описания специализированного микропроцессора обеспечивающего работу системы радиочастотной идентификации (RFID).

Глава 1 (теоретические основы)


Процессор должен обладать максимальной производительностью, при этом, однако, он должен сохранять свою относительную универсальность, обеспечивающую массовость производства. Также процессор должен быть достаточно удобен для разработки сложных приложений. С учетом всех этих требований можно рассматривать ныне существующие модели, оценивать их перспективность и, до некоторой степени, предсказывать их дальнейшее развитие.

RFID (от английского Radio Frequency IDentification, радиочастотная идентификация) – метод автоматической идентификации объектов, в котором посредством радиосигналов считываются и/или записываются данные, хранящиеся в так называемых RFID-метках. Любая RFID-система состоит из считывающего устройства (ридер, он же считыватель) и RFID-метки. RFID-метка состоит из двух частей:

- интегральной схемы (микропроцессора) для хранения и обработки информации, модулирования и демодулирования радиочастотного сигнала;

- антенны для приема и передачи сигнала.

На рисунке 1 приведена блок схема устройства.



Рис. 1 - Блок схема метки.

Цифровой блок обработки информации – микропроцессор, позволяющий выполнять команды, получаемые от блока чтения, а также отвечающий за кодировку и декодировку передаваемых данных.

Блок памяти представляет собой блок EEPROM емкостью 1024 bit, организованный в 32 блока по 4 байта каждый. Время хранения данных около 10 лет. Допускается 100000 циклов перезаписи.

Устройство не нуждается в источнике питания. Расстояние распознавания до 1.5 м. Несущая частота радиоканала 13.56 MHz. Стандарт передачи позволяет получать скорость общения до 53 kbit/s.

Для обеспечения безопасности каждое изделие получает свой уникальный номер. В устройстве использован механизм блокировки каждого блока памяти.

Стандарт обмена данными – ISO/IEC 15593 с поддержкой алгоритма антиколлизии.

Принцип общения между ридером и электронной меткой основан на обмене сообщениями, т.е. ридер посылает запрос, метка обрабатывает его и посылает ответ, ридер обрабатывает его и посылает следующую команду, если необходимо.

При таком общении ридер всегда посылает запрос первым и только по получению ответа, содержащего UID карты, продолжает работу с этой меткой.

Запрос и ответ представляет собой пакет данных (фрейм), состоящий из нескольких блоков: Стартовый блок SOF, блок настроечных флагов, блок команды, блок данных, блок маски данных, блок CRC и стоповый блок EOF.

Алгоритм работы микропроцессора

Микропроцессор метки может находиться в следующих состояниях:

  1. Power-off

  2. Ready

  3. Quiet

  4. Selected

В состояние Power-off контроллер находиться, когда метка вне зоны действия устройства чтения, это начальное состояние для микропроцессора.

Микропроцессор находиться в состоянии Ready, когда он в радиусе действия устройства чтения и запросы, получаемые от него, имеют не установленный select flag .

В состоянии Quiet метка принимает любые запросы, у которых Inventory_flag не установлен и Address_flag установленный.

В любом другом случае микропроцессор находиться в состоянии Selected.

При чем Selected_flag должен быть установленным.

На рисунке 2. приведен граф переходов микропроцессора.



Рис.2 - Граф переходов микропроцессора.

Как уже говорилось, принцип коммуникации устройства происходит на основе протокола, состоящего из вопросов и ответов. При получении какой-либо фрейма процессор декодирует его: выделяет байт флагов состояния и настройки, выделяет байт команды, выделяет данные переданные в команде, выделяет и проверяет с CRC, вычисленным в процессе приема. Далее, если принятые данные верны, то он выполняет полученную команду, иначе прекращает выполнение и формирует соответствующий фрейм ответа. Затем кодирует полученный фрейм и отправляет его на выдачу в аналоговый блок передачи.

Алгоритм обработки ошибки инициализации метки.

Допустим, в область действия устройства чтения попало несколько электронных меток.

Такаю ситуацию будем называть коллизией. В микроконтроллере реализован алгоритм решения таких ситуаций. Он состоит в следующем:

  1. Метка имеет встроенный счетчик. При получении первой команды инициализации счетчик обнуляется. Команда инициализации отправляет в запросе UIN, если он совпадает с UIN карточки, карточка отсылает ответ подтверждения.* И переходит в режим ожидания 2.

  2. Ожидает следующего фрейма запроса. Если он состоит из EOF, то это значит, что устройство чтения распознало коллизию. Получив EOF, счетчик наращивает значение и снова сравнивает UIN.

  3. Если на тот раз UIN не совпадает, то метка молчит, при этом значение счетчика тоже наращивается. Если совпадает, то отсылает ответ. И ожидает следующего фрейма.

  4. Если следующий фрейм состоит из EOF, то пункт 2. Если фрейм начинается с SOF значит устройство чтения выбрало карточку для работы. Выходим из алгоритма антиколлизии.

  5. Если значение счетчика превысило максимально возможное, то выходим из алгоритма антиколлизии и переходим в режим ожидания команды инициализации.

Алгоритм расчета CRC.

Алгоритм вычисления контрольной суммы (CRC, англ. cyclic redundancy code, циклический избыточный код) — способ цифровой идентификации некоторой последовательности данных, который заключается в вычислении контрольного значения её циклического избыточного кода.

С точки зрения математики КС является типом хеш-функции, используемой для вычисления контрольного кода — небольшого количества битов внутри большого блока данных, например сетевого пакета или блока компьютерного файла, применяемого для обнаружения ошибок при передаче или хранении информации. Результат вычисления КС записывается в конец блока данных непосредственно перед началом передачи или сохранения данных на каком-либо носителе информации. Впоследствии он проверяется для подтверждения её целостности. Популярность КС обусловлена тем, что подобная проверка просто реализуется в двоичном цифровом оборудовании, легко анализируется и хорошо подходит для обнаружения общих ошибок, вызванных наличием шума в каналах передачи данных.

Алгоритм CRC базируется на свойствах деления с остатком двоичных многочленов, то есть значение хеш-функции является по сути остатком от деления многочлена, соответствующего входным данным, на некий фиксированный порождающий многочлен (примитивный полином).

При выполнении дипломной работы для вычисления CRC был использован полином, определенный на рисунке 3.



Рис 3 - Определение полинома.

При реализации на VHDL данного алгоритма будем использовать побитовую обработку, с целью оптимизации схемы. Пример такой обработки показан на рисунке 4. для полинома X8 + X5 + X4 + 1.



Рис. 4. Блок схема устройства вычисления CRC.

Аналоговый блок обработки выделяет из полученного сигнала модулирующую составляющую, она представляет собой цифровой сигнал фиксированного формата. [8].

Данные выходящие на отправку из микроконтроллера представляют собой так же моделирующий сигнал, который поступает в аналоговое передающее устройство.

Входной сигнал может кодироваться двумя способами в соответствии с форматом: 1-256 и 1-4
  1   2   3

Похожие:

Разработка поведенческой модели и реализация в плис fpga устройства передачи данных в радиоканале icon Рабочая программа дисциплины Биотехнические системы на базе микроконтроллеров и плис
Плис, является формирование у студентов комплекса профессиональных теоретических знаний и практических навыков в области разработки...
Разработка поведенческой модели и реализация в плис fpga устройства передачи данных в радиоканале icon Инструкция по эксплуатации балансировочного станка модели ts-790 содержание
В этом случае требуется балансировка колеса. Данный станок оснащен новой lsi платой (высокопроизводительная шина передачи данных),...
Разработка поведенческой модели и реализация в плис fpga устройства передачи данных в радиоканале icon Программно-аппаратные средства ввода зрительных данных в память персонального компьютера
Стз), построенных на базе ibm-совместимых персональных компьютеров (ПК). Среди этих устройств выделяются устройства, работающие с...
Разработка поведенческой модели и реализация в плис fpga устройства передачи данных в радиоканале icon Инструкция для начала передачи данных в нбки. Основные действия,...
Инструкция по передаче в нбки данных по транспортным средствам, находящимся в залоге. 11
Разработка поведенческой модели и реализация в плис fpga устройства передачи данных в радиоканале icon Правительство Российской Федерации Федеральное государственное автономное...
Разработка аппаратно-программного комплекса для изучения распределенных систем передачи данных и управления
Разработка поведенческой модели и реализация в плис fpga устройства передачи данных в радиоканале icon Техническое задание на построение беспроводной сети передачи данных 6
По проведению открытого запроса коммерческих предложений на организацию беспроводной сети передачи данных на базе оборудования aruba...
Разработка поведенческой модели и реализация в плис fpga устройства передачи данных в радиоканале icon Содержание 1 введение 2 1 общие принципы построения микроконтроллерных устройств 6
Конструктивные особенности микроконтроллерного устройства беспро-водной передачи цифровых данных протокола midi для концертных электромузыкальных...
Разработка поведенческой модели и реализация в плис fpga устройства передачи данных в радиоканале icon Инструкция Описание продукта Внешний вид и элементы управления Слот...
...
Разработка поведенческой модели и реализация в плис fpga устройства передачи данных в радиоканале icon Инструкция по установке Континент-ап версий X Аппаратно-программный...
Аппаратно-программный комплекс шифрования (апкш) «Континент-ап» предназначен для безопасной передачи данных через общедоступные (незащищенные)...
Разработка поведенческой модели и реализация в плис fpga устройства передачи данных в радиоканале icon Техническое задание на выполнение комплекса работ по разработке проектно-сметной...
«Монтаж системы автоматической передачи данных с объектов отс на рабочее место диспетчера одс»
Разработка поведенческой модели и реализация в плис fpga устройства передачи данных в радиоканале icon Разработка программного обеспечения для передачи результатов проектирования...
Темой предлагаемого дипломного проекта является разработка программного обеспечения для передачи результатов проектирования по смп...
Разработка поведенческой модели и реализация в плис fpga устройства передачи данных в радиоканале icon Инструкция по пакетной загрузке данных пациентов из мис в систему ведения иэмк назначение
Данная операция выполняется разово для передачи в иэмк данных о ранее зарегистрированных пациентах в мис
Разработка поведенческой модели и реализация в плис fpga устройства передачи данных в радиоканале icon Пояснительная записка фивт. 230100. 022 Пз
Целью данной работы является разработка и реализация веб-сайта интернет магазина
Разработка поведенческой модели и реализация в плис fpga устройства передачи данных в радиоканале icon Разрешение изображения 1920x1080 fullhd
В модели используется sd карта в качестве карты памяти. Gq17 имеет компактный размер, потребляет мало энергии и удобен в эксплуатации....
Разработка поведенческой модели и реализация в плис fpga устройства передачи данных в радиоканале icon Разрешение изображения 1920x1080 fullhd
В модели используется sd карта в качестве карты памяти. Gq17Lite имеет компактный размер, потребляет мало энергии и удобен в эксплуатации....
Разработка поведенческой модели и реализация в плис fpga устройства передачи данных в радиоканале icon Прейскурант предоставления услуг передачи данных (интернет) для физических...
Прейскурант предоставления услуг передачи данных (интернет) для физических лиц от 01. 09. 2013

Руководство, инструкция по применению






При копировании материала укажите ссылку © 2024
контакты
rykovodstvo.ru
Поиск