Микроконтроллер реализует гарвардский принцип организации с процессором, выполненным по усовершенствованной risc-архитектуре, особенностью которого являются




НазваниеМикроконтроллер реализует гарвардский принцип организации с процессором, выполненным по усовершенствованной risc-архитектуре, особенностью которого являются
страница1/6
ТипДокументы
rykovodstvo.ru > Руководство эксплуатация > Документы
  1   2   3   4   5   6
Программная модель AVR

Микроконтроллер реализует гарвардский принцип организации с процессором, выполненным по усовершенствованной RISC-архитектуре, особенностью которого являются

двухуровневый конвеер,

32 регистра, каждый из которых способен выполнять функции аккумулятора, объединенные в регистровый файл,

фиксированная длина команды ( 16 бит) и соответствующая организация памяти программ ( 16x n). Исключением являются команды, у которых одним из операндов является 16-разрядный адрес,

выполнение регистровых команд за один такт генератора ОМК.

В настоящее время выпускаются ОМК двух классов TinyAVR и MegaAVR.

Микроконтроллеры TinyAVR имеют небольшие объёмы памяти программ, ограниченную периферию, выпускаются в корпусах с ограниченным числом линий ввода-вывода и обладают низкой стоимостью.

Большими функциональными возможностями и , соответственно, большей стоимостью обладают микроконтроллеры MegaAVR. ClassicAVR в настоящее время сняты с производства.

Программная модель представлена на рисунке 1.34

Память программ предназначена для хранения команд, констант, таблиц, кодов идентификации и другой информации, не изменяющеся во время работы ОМК Память команд реализована на FLASH ПЗУ и имеет 16-разрядную организацию.

После включения контроллера ( или сброса) счетчик команд сбрасывается в ноль и выполнение команд начинается с адреса $0000. По этому адресу рекомендуется размещать команду относительного перехода к началу программы инициализации ОМК. Начиная с адреса $0001, располагается зона векторов прерываний, размер которой зависит от модели контроллера. Максимальный объем памяти команд 64Кслов (128Кбайт).

В ОМК AVR не предусмотрено подключение внешней памяти программ .

Память данных состоит из регистровой памяти, состоящей из регистров общего назначения РОН и регистров ввода-вывода РВВ, оперативной памяти статического типа, которая может включать резидентную( внутреннюю) и внешние части, и энергонезависимого ПЗУ с электрическим стиранием информации ( EEPROM).

Регистровая и оперативная памяти находятся в едином адресном пространстве. Поэтому возможно обращение к регистрам как к ячейкам памяти, используя различные способы адресации, предусмотренные для обращения к памяти данных.

Для обращения к РОНам можно использовать адреса $0000-$001F, а РВВ -$0020 - $005F.

Только над содержимым регистров общего назначения могут выполняться все логические и арифметические операции.

Особенностью регистров общего назначения является их функциональная неоднородность.

Наиболее полным набором функций обладают регистры R16-R31. Только эти регистры участвуют в командах с непосредственной адресацией ( с константами) и обработки бит. Поэтому их рекомендуется использовать в качестве аккумуляторов. Кроме того, R26-R27, R28-R29, R30-R31 используются как регистры косвенной адресации и обозначаются на ассемблере, соответственно ,- X,Y, Z.

Остальные регистры можно использовать как регистры временного хранения, счетчики циклов и тому подобное.

Регистры R0,R1 резервируются для использования в командах умножения и обмена данными с памятью команд.
В зоне регистров ввода-вывода располагаются системные регистры процессора ( указатель стека, состояний, управления и так далее) и регистры управления периферийными устройствами. Количество РВВ зависит от модели ОМК.

В моделях ATmega162х, ATmega 64х, ATmega128х используется дополнительное адресное пространство регистров ввода-вывода объемом 160 байт.

При работе с регистрами ввода-вывода возникает необходимость работы с битовыми данными. Однако такой возможностью обладают только первая половина регистров (адреса $00 - $1F).

Объем резидентной памяти данных определяется типом микроконтроллера. В некоторых моделях tiny она может отсутствовать, в Mega AVR -достигает величины 4КБ и более.

Возможностью подключения внешнего ОЗУ обладает ограниченное число моделей: ATmega8515x, ATmega162х, ATmega161х , ATmega 64х, ATmega128х .Общий объем памяти данных не должен превышать 64КБ. Подключение внешнего ОЗУ производится аналогично ОМК 8051.

Для хранения данных, которые могут изменяться в процессе функционирования автоматизированной системы ( калибровочные характеристики датчиков, идентификаторы периферийных устройств, ключи и так далее), может быть использована EEPROM.

Её объем составляет в различных моделях от 64 байт до 4 КБ. Эта память располагается в отдельном адресном пространстве, а доступ к ней осуществляется с помощью регистров ввода-вывода.


Flashend

S_END

S_END+1

S_RAMEND

EEPROM END

Рисунок 1.34 – Программная модель AVR.


Память программ
frame8frame9frame10frame11frame12frame13frame14frame15frame16frame17frame18frame19frame20frame21frame22frame23frame24frame25frame26frame27frame28frame29frame30frame31frame32frame33frame34frame35

Обобщенная система команд
При описании команд используются следующие обозначения:

Rd-регистр- приемник результата операции
Rr- регистр—источник операнда

K6 - константа (6 бит),

K8- константа (8 бит),
А –адрес регистра ввода-вывода

b: Константа (3 бита)
s: Константа (3 бита),
P: Константа (5-6 бит),

k: Константа (размер зависит от инструкции),
q: Константа (6 бит),
Rdl:  R24, R26, R28, R30. Для инструкций ADIW и SBIW
X,Y,Z: Регистры косвенной адресации (X=R27:R26, Y=R29:R28, Z=R31:R30).

Р
Рисунок 1.35 – Формат регистра состояния SREG

I – общее разрешение прерываний. Для разрешения прерываний этот флаг должен быть установлен в «1». Флаг сбрасывается аппаратно после входа в процедуру обработки прерываний и восстанавливается командой RETI.

T – бит хранения копируемого бита. Этот разряд используется в качестве источника или приемника команд копирования битов BLD и BST

H – перенос из третьего разряда в четвертый,

S – знак результата при выполнении арифметической операции. Этот флаг равен результату операции «Исключающее ИЛИ» между флагами N и V. Устанавливается в «1», если результат выполнения операции меньше нуля.

V – арифметическое переполнение,

N – старший бит результата,

Z – Устанавливается в «1», если результат операции равен нулю,

С – перенос из старшего разряда.
езультаты выполнения команд фиксируются в регистре состояния, формат которого приведен на рисунке

Арифметические операции

Арифметические операции представлены командами

сложения - ADD Rd, Rr,

сложения с переносом - ADC Rd, Rr,

сложения регистровой пары с константой -ADIW Rd, K6. Эти команды применимы только к 4 старшим регистровым парам. В качестве адреса указывается регистр с меньшим номером ( R24, R26, R28, R30, а величина смещения должна находиться в диапазоне (0-63).

вычитания - SUB Rd, Rr,

вычитания с заёмом - SBC Rd, Rr,

вычитание 8-разрядной константы из регистра -SUBI Rd, К8

вычитание 8-разрядной константы с заемом - SBCI Rd, K8,

вычитание константы из регистровой пары - SBIW Rd, K6. Выполняется аналогично ADIW Rd, K6.

декремента \ инкремент РОН -DEC Rd, INC Rd,

умножения

беззнаковых чисел MUL Rd, Rr,

чисел со знаком MULS Rd, Rr,

беззнакового числа на число со знаком MULSU Rd, Rr

дробных беззнаковых чисел FMUL Rd, Rr,

дробных чисел со знаком FMULS Rd, Rr,

дробного беззнакового числа и дробного числа со знаком FMULSU Rd, Rr.

Команды умножения реализуются в старших моделях ATMega. Результат умножения записывается в регистровую пару R1:R0. В качестве операндов в команде MUL могут использоваться любые РОНы, MULS – с 16 по 31, MULSU, FMUL, FMULS, FMULSU –с16 по 23.

При использовании команд необходимо контролировать особенности форматов команд и формирования признаков результата .

В командах вычитания и сложения формируются все признаки результата. Исключением являются команды ADIW Rd, K6, SBIW Rd, K6, в которых не формируется признак Н. Команды ADIW, SBIW применимы только к 4 старшим регистр парам. В качестве адреса указывается регистр с меньшим номером (R24, R26, R28, R30), т.е. R25 (старший бит), R24 (младший бит), а величина смещения-всего 6 бит.

Особенностью операций с непосредственной адресацией является использование в качестве Rd регистров с 16 по 31.

В командах DEC, INC не формируются H и C. Флаг V устанавливается в 1 только в том случае, если в регистре находилось значение 80h (для DEC) и 7F (для INC).

Команды умножения изменяют только флаги Z,C.

К недостатку арифметических команд следует отнести отсутствие команд коррекции при работе с двоично-десятичными числами. Однако процедура обработки двоично-десятичных чисел может быть легко реализована программно, например, с использованием кода «с избытком 6», так как формируется флаг переноса из третьего разряда в четвертый Н .

Логические операции

Конъюнкция - AND Rd, Rr, ANDI Rd, K8

Дизъюнкция - OR Rd, Rr, ORI Rd,K8

Сумма по «модулю 2» EOR Rd, Rr

Преобразование в обратный код - COM Rd ,

Преобразование в дополнительный код - NEG Rd

Сброс разрядов регистра -CLR Rd,

установка всех разрядов регистра в 1- SER Rd,

обмен тетрадами в РОН– SWAP Rd,

Проверка РОН -TST Rd –реализация логического умножения регистра самого на себя, содержимое регистра не изменяется. Устанавливаются флаги V, N, Z

Команды с непосредственными операндами, SER выполняются только с регистрами 16-31.

В логических командах устанавливаются флаги S, N, Z. Значение V сбрасывается в 0.

Исключение составляют команды SER, SWAP, в которых признаки не формируются.

В операциях сдвига содержимое РОН сдвигается на один разряд.

Логический сдвиг влево- LSL Rd. При сдвиге младший разряд обнуляется, а старший – загружается в С.

Логический сдвиг вправо - LSR Rd. При сдвиге старший разряд обнуляется, а младший– загружается в С.

В этих командах формируются признаки S,V,Z,C, N=0

Циклический сдвиг влево через перенос- ROL Rd. Формируются признаки Н,S,V,N,Z,C.
Циклический сдвиг вправо через перенос - ROR Rd. Формируются признаки S,V,N,Z,C.
Арифметический сдвиг вправо ASR Rd-.Содержимое старшего разряда не изменяется, а значение младшего разряда помещается в бит С.

Операции пересылки данных

Пресылка данных может выполняться

между двумя РОНами (MOV Rd, Rr),

РОН и регистрами ввода\вывода РВВ (IN Rd, А, OUT А, Rd),

РОН и памятью данных,

РОН и память программ.
Признаки результата этими командами не формируются.
Загрузка констант в РОН выполняется командой LDI Rd,K8.

В старших моделях возможно выполнение обмена регистровых пар MOVW Rd, Rr. В качестве адреса указывается четный номер регистра, в котором размещается младший байт слова.

При работе с ОЗУ данных используются прямая адресация, косвенная, косвенная с преддекрементом (автодекрементная) и постинкрементом (автоинкрементная), индексная .

Чтение из ОЗУ выполняется командами LD…, а запись-ST….

Команда с прямой адресацией LDS Rd, K16

При реализации непрямых способов адресации используются 16-разрядные регистры X,Y,Z:

Косвенное чтение LD Rd,( X,Y,Z);

Косвенное чтение с постинкрементом LD, Rd, (X+,Y+,Z+) ;

Косвенное чтение преддекрементом LD, Rd, (-X,-Y,-Z).

Косвенное относительное чтение LDD Rd,(Y+K6), LDD Rd ,(Z+K6).
Команды записи в память имеют аналогичные форматы:

запись с прямой адресацией STS K16,Rr,

запись с косвенной адресацией

ST(X,Y,Z), Rd;

ST(X+,Y+,Z+), Rd;

ST(-X,-Y,-Z), Rd;

STD (Y+К6, Z +К6), Rd.

Для работы со стеком предусмотрены команды записи PUSH Rr и чтения POP Rd.

Так как стек убывающий, то при записи значение указателя стека SP уменьшается на 1, а при чтении увеличивается. Обмен информацией со стеком возможен только через РОН.

В ОМК Mega добавлены ряд команд обмена с памятью программ:

  • чтение из памяти

LPM Rd,Z;

LPM Rd,Z+;

ELPM R0:=(RAMPZ:Z)

ELPM Rd,Z;

ELPM Rd,Z+;

Расширенная загрузка выполняется по адресу, формируемым регистром КФЬЗЯ и индексного регистра Z.

  • Запись в память программы (Z):=(R1,R0).
  1   2   3   4   5   6

Похожие:

Микроконтроллер реализует гарвардский принцип организации с процессором, выполненным по усовершенствованной risc-архитектуре, особенностью которого являются iconИнструкция по эксплуатации Сенсорный микроконтроллер
Мы благодарны Вам за то, что Вы выбрали сенсорный микроконтроллер, производимый компанией daikin

Микроконтроллер реализует гарвардский принцип организации с процессором, выполненным по усовершенствованной risc-архитектуре, особенностью которого являются iconСерверные платформы risc/unix история проекта Alpha
Согласно анонсам, новая платформа имела 64-разрядную risc-архитектуру с инструкциями фиксированной (32 бита) длины. Подробнее о процессорах...

Микроконтроллер реализует гарвардский принцип организации с процессором, выполненным по усовершенствованной risc-архитектуре, особенностью которого являются iconМеханизмы передачи управления обработчикам прерываний
Программные прерывания, строго говоря, прерываниями не являются — это лишь своеобразный способ вызова процедур, но процессором они...

Микроконтроллер реализует гарвардский принцип организации с процессором, выполненным по усовершенствованной risc-архитектуре, особенностью которого являются iconАктуальность исследования аппаратных средств автоматизированных рабочих...
Арм состоит в том, что они являются базисом для рабочего места, без которого не будет принципиальной возможности осуществления работы...

Микроконтроллер реализует гарвардский принцип организации с процессором, выполненным по усовершенствованной risc-архитектуре, особенностью которого являются iconВыбор аппаратной платформы для реализации спецвычислителя гидроакустического комплекса
Ции, отличительной особенностью которого является реализация в нем адаптивных алгоритмов пространственной обработки сигналов. Приводится...

Микроконтроллер реализует гарвардский принцип организации с процессором, выполненным по усовершенствованной risc-архитектуре, особенностью которого являются iconФедеральное государственное унитарное предприятие «росморпорт» сахалинский...
Открытого запроса цен в электронной форме (СФ/16-84), участниками которого являются только субъекты малого и среднего предпринимательства,...

Микроконтроллер реализует гарвардский принцип организации с процессором, выполненным по усовершенствованной risc-архитектуре, особенностью которого являются iconФедеральное государственное унитарное предприятие «росморпорт» Северо-Западный...
Открытый запрос предложений в электронной форме (ку 55-16), участниками которого являются только субъекты малого и среднего предпринимательства,...

Микроконтроллер реализует гарвардский принцип организации с процессором, выполненным по усовершенствованной risc-архитектуре, особенностью которого являются iconФедеральное государственное унитарное предприятие «росморпорт» утверждаю...
Утмф 600-16, участниками которого являются только субъекты малого и среднего предпринимательства, по выбору организации на право...

Микроконтроллер реализует гарвардский принцип организации с процессором, выполненным по усовершенствованной risc-архитектуре, особенностью которого являются icon1. Общая характеристика образовательной организации…с. 3-25
Ханты-Мансийского автономного округа Югры, реализует образовательные программы высшего, послевузовского и дополнительного профессионального...

Микроконтроллер реализует гарвардский принцип организации с процессором, выполненным по усовершенствованной risc-архитектуре, особенностью которого являются iconИзвещение о проведении открытого запроса цен в электронной форме,...

Микроконтроллер реализует гарвардский принцип организации с процессором, выполненным по усовершенствованной risc-архитектуре, особенностью которого являются iconРеспублики Крым «Крымэнерго»
Извещение о проведении открытого запроса цен в электронной форме, участниками которого являются только субъекты малого и среднего...

Микроконтроллер реализует гарвардский принцип организации с процессором, выполненным по усовершенствованной risc-архитектуре, особенностью которого являются iconРеспублики Крым «Крымэнерго»
Извещение о проведении открытого запроса предложений в электронной форме, участниками которого являются только субъекты малого и...

Микроконтроллер реализует гарвардский принцип организации с процессором, выполненным по усовершенствованной risc-архитектуре, особенностью которого являются iconРеспублики Крым «Крымэнерго»
Извещение о проведении открытого запроса предложений в электронной форме, участниками которого являются только субъекты малого и...

Микроконтроллер реализует гарвардский принцип организации с процессором, выполненным по усовершенствованной risc-архитектуре, особенностью которого являются iconРеспублики Крым «Крымэнерго»
Извещение о проведении открытого запроса предложений в электронной форме участниками которого являются только субъекты малого и среднего...

Микроконтроллер реализует гарвардский принцип организации с процессором, выполненным по усовершенствованной risc-архитектуре, особенностью которого являются iconРеспублики Крым «Крымэнерго»
Извещение о проведении открытого запроса цен в электронной форме, участниками которого являются только субъекты малого и среднего...

Микроконтроллер реализует гарвардский принцип организации с процессором, выполненным по усовершенствованной risc-архитектуре, особенностью которого являются iconРеспублики Крым «Крымэнерго»
Извещение о проведении открытого запроса цен в электронной форме, участниками которого являются только субъекты малого и среднего...


Руководство, инструкция по применению






При копировании материала укажите ссылку © 2018
контакты
rykovodstvo.ru
Поиск